Searching PAJ Page 1 of 1

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-035974

(43) Date of publication of application: 09.02.2001

(51)Int.Cl.

H01L 23/34 H01L 21/338

H01L 29/812

(21)Application number : 11-204432

(71)Applicant : NEC CORP

(22)Date of filing:

19.07.1999


(72)Inventor: ISHIKURA KOJI

(54) SEMICONDUCTOR DEVICE, AND MANUFACTURE THEREOF

(57)Abstract:

PROBLEM TO BE SOLVED: To efficiently radiate heat which diffuses into a substrate.

SOLUTION: A recess 11 directed into a substrate is formed at the place of a source electrode 3 formed in a semiconductor substrate 1, and the recess 11 is filled with a heat radiating body 12. It follows that the heat radiating body 12 exists down to the depths of the semiconductor substrate 1, so that the heat diffused in the vicinity directly below the gate 5 and between the source electrode 3 and a drain 4 is caught with the heat radiating body 12, and is radiated out of the board, conducting through the heat radiating body 12.



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出線公開發导 特開2001-35974

(P2001-35974A)

(43)公寓日 平成13年2月9日(2001.2.9)

(51) int.CL'	識別記号	FI	テーマロード(参考)
H01L 23/34		HO1L 23/34	A 5F936
21/338		29/80	U 5F102
90/919			


(21)出事番号	特職平11-204432	(71) 出題人 000004237
		日本電気株式会社
(22)出版日	平成11年7月19日(1999.7.19)	東京都港区芝五丁目?卷1号
		(72) 班明省 石倉 拳拍
		東京都港区芝五丁目7番1号 日本電気株
		式会社内
		(74)代理人 100075308
		
		アターム(参考) □F038 AM01 BB21
		5F102 C801 CC01 C001 GJ05 CR01
		CR10 HC15 BC16 HC90

(54) 【発明の名称】 半導体装置及びその製造方法

(57)【要約】

【課題】 基板内部に拡散した熱を効率よく放射させる。

【解決手段】 半導体基板1に形成されたソース電極3の箇所に基板内部に向けた凹部11を形成し、凹部11に放射体12を充填している。放熱体12が半導体基板1の深部まで存在することとなり、ゲート5の直下付近及びソース電極3・ドレイン4間に拡散する熱は放熱体12に鎖促され、放熱体12を伝わって基板外部に放熱される。



(2)

特開2001-35974

2

【特許請求の範囲】

【詰求項1】 発生した熱を基板表面側から放熱する構造の半導体装置であって。

1

半導体基板に形成されたソース電極の臨所に基板内部に向けた凹部を形成し、前記凹部に充填した放熱体により、 基板内部に拡散する熱を基板外部に放熱するようにしたことを特徴とする半導体基板。

【論求項2】 前記回部は、基板内部での表面債を拡大 して基板との接触面積を拡大したものであることを特徴 とする請求項1に記載の半準体装置。

【 請求項3 】 発生した熱を基板表面側から放熱する推 造の半導体装置を製造する半導体装置の製造方法であっ て、

半導体基板のソース電極の臨所に基板内部に向けた回部 を形成し、

次に、基板内部に拡散する熱を確提する放熱体を簡配回 部に充填することを特徴とする半導体装置の製造方法。

【論求項4】 前記回部は、基板内部での基板との接触 面積を拡大させて形成することを特徴とする請求項3 に 記載の半導体装置の製造方法。

【語求項5】 エッチングストッパ層を用いて、前記型 部の深さを制御することを特徴とする語求項3に記載の 半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体禁風及びその製造方法に関するものである。

[0002]

【従来の技術】Ka帯MM(マイクロウェーブモノリシック) I Cなどに用いられる高出力FET(西界効果型 30トランジスタ)の基板厚は、100μ血程度である。高出力FET単体だけならば、放放性を高めるために基板厚を25μ血程度まで薄くすることが可能であるが、MMI Cにおいては、インダクタやコンデンサなどの受動素子を同一基板上に作成するためチップサイズが大きくなり、基板動れなどに対する信頼度を高めるために、基板厚を厚くする必要がある。

【0003】基板厚が薄い場合は、ソース電極電極に直接バイアホールを施して熱を逃がすという方法(ソース電極ダイレクトバイアホール)がある。その方法を図6に基づいて説明する。

【9004】図6に示すように半導体基板1の表面には、オミック電極2を介してソース電極3及びドレイン4が設けられており、またソース電極3とドレイン4との間にゲート5が設けられている。

【0005】そして、ソース管極3の部分には、半導体 基板1を上下に普通するバイアホール6が形成され、半 導体基板1の裏面側に形成された金メッキ7とソース電 福3とが、バイアホール6内に充填した金属体8により 連結されている。 【0006】図6に示す構造によれば、ソース電便3の部分に発生する熱がバイアホール6を通して金メッキ8に伝達されて放熱される。

[0007]

【発明が解決しようとする課題】しかしながら図6に示す構造によれば、基板摩が100μmと摩い場合は、バイアホール6のアスペクト比が大きくなり、形状や位置合わせの制御性が悪くなるため、図6に示す構造を基板摩の厚いものに適用するととは関題がある。

10 【0008】したがって基板厚の厚いFETでは、熱抵抗が大きくなることが避けられず、出力が大きくなると、熱暴走などの破壊や電流等化など寿命低下が発生しやすくなる。MMICなどの基板厚が厚い景子の場合、この問題を改善するため、表面から熱を逃がす方法が用いられる。

【0009】上述した表面から熱を達がす方法を図7及び図8に示す。図7に示す常造は、半導体基板1の表面側に他縁膜9が形成され、結縁膜9にコンタクトホール9aを通してソース20 電極3に至る金メッキ7が纏され、ソース電極3の部分に発生する熱がコンタクトホール9aを通して金メッキ8に任達されて放熱される(サーマルシャント構造)。【0010】図8に示す構造は、図7に示す構造のものを上下反転させて、金メッキ7がヒートシンク10に接続したフリップチップ構造のものである。

【0011】ところで、一般に、FETの素子部分において熱が発生する箇所は、ソース電価3からドレイン4の間に位置するゲート5の面下付近であり、特に電界が集中するゲート3・ドレイン4間が最も大きい。

【0012】発生した熱は主に発生態の下方向へ並散し、半導体基板1の表面に位置するソース管極3には熱が伝わりにくく、図7に示すサーマルシャント構造及び、図8に示すフリップチップ構造を用いた場合には、熱抵抗を充分下げることができないという問題がある。【0013】本発明の目的は、発生した熱を効率よく放熱させる半導体装置及びその製造方法を提供することにある。

[0014]

【0015】また剪記凹部は、基板内部での表面積を拡 大して基板との接触面積を拡大したものである。

【① 0 1 6 】また本発明に係る半導体装置の製造方法 は、発生した熱を基板表面側から放動する構造の半導体 50 装置を製造する半導体装置の製造方法であって、半導体

特閥2001-35974

基板のソース電極の箇所に基板内部に向けた凹部を形成 し、次に、基板内部に拡散する熱を指促する放熱体を前 記凹部に充填するものである。

【0017】また前記凹部は、基板内部での基板との接 絵面積を拡大させて形成する。

【0018】またエッチングストッパ層を用いて、前記 凹部の深さを剝削する。

[0019]

【発明の実施の形態】以下、本発明の実施の形態を図に より説明する。

【0020】 (実施影應1) 図1は、本発明の実施影應 1に係る半導体装置を示す断面図である。

【0021】図1に示すように、Ka帯MM(マイクロ ウエーブモノリシック〉【Cなどに用いられる高出力下 ET (電界効果型トランジスタ) の基板厚は、100 μ 血程度である。

【0022】そして図1に示すように半導体基板1の表 面には、オミック電腦2を介してソース電腦3及びドレ イン4が設けられており、またソース電極3とドレイン 4との間にゲート5が設けられている。

【0023】さらに半導体芸板1の表面側には絶縁膜9 が維續され、猶嫌膜9にコンタクトホール9aが形成さ れ、コンタクトホール9aを通してソース管拠3に受る 金メッキ7が縋され、ソース電攝3の部分に発生する熱 がコンタクトホール9 a を通して金メッキ8に任達され で放熱される (サーマルシャント推造) ようになってい

【0024】本発明の実施形態1に係る半導体装置は、 図1に示すように発生した熱を基板表面側から放動する 1に形成されたソース電極3の箇所に益板内部に向けた 凹部11を形成し、凹部11に充填した放熱体12によ り、芸板内部に拡散する熱日を基板外部に放然するよう にしたことを特徴とするものである。

【0025】図1に示す本発明の実施形態1に係る半導 体装置において、半導体基板1の框厚が100μmであ る場合に、ソース電極3及びオーミック電極2の幅は4 5 μ m、ドレイン4及びオーミック電極2の幅は11μ m. ソース電便3とドレイン4との間隔は6 μm位に設 定される。

【0026】凹部11は、ソース電極3及びオーミック 電極2を直通して基板内部に向かうものであるから、ソ ース電優3の真下に設けられるオーミック電優2は、リ ング状に形成される。

【0027】本発明の実施形態1に係る半導体装置にお いて、熱が発生する箇所は图1に示すように、ソース電 極3からドレイン4の間に位置するゲート5の直下付近 であり、特に電界が集中するゲート3・ドレイン4間が 最も大きい。

ン4間で発生した熱は、主に下方45度の角度で基板内 部に勧討する。

【0029】本発明の真ែ形態1によれば、半導体基板 1に形成されたソース電便3の真下付近に基板内部に向 けた凹部11が形成され、凹部11に放熱体12を充填 しており、放熱体12が半導体基板1の深部まで存在す るため、ゲート5の直下付近及びゲート3・ドレイン4 間に拡散する熱は放熱体12に確提されることとなり、 放熱体12を伝わって金メッキアから蓄板外部に放熱さ 10 h3.

【0030】ソース電極3及び放熱体12を構成する金 素材は熱伝導性がよいため、発生した熱を効率よく半導 体基板内部から外部に放散することができる。

【0031】図3は、本発明の実施形態における凹部1 1の深さ、すなわち飲熱体12を半導体基板12に埋め 込む薬さと熱抵抗の関係を示す図である。なお、図3の 場合は、図8に示すフリップチップ構造として用いた場 台である。

【0032】図3において、従来例の場合に放熟体12 20 が設けられた凹部11が存在しないものであるため、凹 部の深さが0 μωである場合に相当し、その熱抵抗は1 60°C/Wであるが、本発明の実施形態のように放熱体 12が設けられた凹部11が存在する場合、凹部11の 深さ (放放体) 2を坦め込む深さ) が深いほど熱抵抗は 低減し、深さ30μmでは従来例の約80%である13 O°C/Wまで低速することができる。

【0033】次に、本発明の実施形態1に係る半導体装 置の製造方法を図2を用いて製造工程順に説明する。

【0034】本発明の実施形態1に係る半導体装置の製 構造の半導体装置を対象とするものであり、半導体基板 30 造方法において、ゲート5を形成する工程までは、一般 のFETの製造方法と同じである。

> 【0035】図2(a)に示すように、ゲート5をした 形成後、オーミック電攝2を形成する。

> 【①036】オーミック電極2を形成するときにソース 電極3個のオーミック電極2は図2(e)に示すように 半導体基板 1 が露出するようにリング状に形成する。そ してソース電極側のリング状オーミック電振3の内側の 幅は20μmに設定する。

> 【0037】次に図2(b)に示すように、ソース選権 3側のリング状オーミック電弧2の領域をマスクして、 リング状オーミック電程2の内側に離出した半導体基板 1をエッチングして凹部13を基板内部に向けて形成す

> 【0038】本発明の真鍮形態1では、ドライエッチに て半導体基板! に凹部11を加工している。その凹部1 1をエッチングする深さは、エッチング時間により制御 する。なお、図2(p)に示すフォトレジスト14は、 次の図2 (c) に示す工程に用いるマスクの形状を表し ている。

【0028】図1に示すように、ソース関極3・ドレイ 50 【0039】次に図2(b)に示すように、ゲート5の

特闘2001-35974

部分をフォトレジスト14でマスクし、かつオーミック 鶯極2及び凹部11の部分を覆うフォトレジスト14に 関口部148を開口して、フォトレジスト14の開口部 14 aにオーミック電極2及び凹部11を露出させ、次 いで図2 (c) に示すように、基板全面に金メッキを施 し、基オーミック管極2上に金メッキを堆積させるとと もに、凹部11内に金メッキを充填する。

【0040】次いで図2(c)に示すように、金メッキ をイオンミリングでパターニングして、オーミック電極 2上にソース電観3及びドレイン4の各種権を形成する 10 【0052】図5に示す本発明の実施形態3では、クエ とともに、四部 11内に金メッキからなる放熱体12を 形成する。

【9041】その後、フォトレジスト (PR) 14を除 去し、半導体基板1の表面側に形成したソース電極3, ドレイン4及びゲート5を露出させる。

【0042】次に図2(d)に示すように、半導体基板 1の表面側に循縁膜9を厚く成長し平坦化させ、循縁膜 9のソース電優3に相当する箇所にコンタクトホール9 &を形成した後、基板全面に金メッキを施し、基板表面 トホール9a内に金メッキを充填して、ソース電観3と 金メッキ7とを結合する。

【0043】最後に基板裏面を基板厚100μmまでエ ッチングした後、チップごとにダインングする。

【0044】本発明の真鍮形態1に係る半導体装置を図 7に示すサーマルシャント構造として用いる場合には、 チップ上部を上向き、すなわち金メッキ?を上向きにし てマウントする。或いは図8に示すフリップチップ構造 として用いる場合には、チップ上部を下向き、すなわち 金メッキ7を下向きにして、金メッキ7をヒートシンク 30 にマウントして使用する。

【0045】(実施形態2)図4は、本発明の実施形態 2を示す断面図である。

【0046】図2に示す本発明の実施形態1では、凹部 11の深さは、エッチングの時間に基づいて制御してい るが、図4に示す本発明の実施形態2では、エッチング ストッパ暦15を用いて凹部11の深さを制御するもの である。

【0047】すなわち、図4に示す本発明の実施形態2 では、例えばBC11/SF。系ドライエッチングガスを 40 用い、このエッチングガスが有するエッチング特質の選 択性 (GaAsはエッチングするが、AlAsはエッチ ングしない)を利用することにより、凹部11の深さを 利剤する。

【0048】具体的には図4に示すように、半導体基板 1としてGaAs基板を用い、エッテングを停止させる 深さ位置にA1ASストッパ層15を設置することによ り、凹部11の深さはA1Asストッパ層15の位置で 决定されることとなる。

濯さばAIAsストッパ層15の位置で決定されるた め、凹部11の深さ時間で深さを設定するよりも凹部1 1の深さの制御性を向上させることができるという利点

【0050】 (実施形態3) 図5は、本発明の実施形態 3を示す断面図である。

【0051】図5に示す本発明の実施形態3は、四部1 1の基板内部での表面積を拡大して基板1との接触面積 を拡大したものである。

ン酸混合液によるウェットエッチング法を用いることに より、GaAs番板1に凹部11を形成する。50%ク エン酸水溶液と30%過酸化水素水とを3対1に混合し た溶液には、GaAS基板1に対するエッチングの面方 位性があり、20℃でGaAs基板1をエッチングした 場合。(001)面は早くエッチングされるが(11 1) A面は遅くエッチングされる。

【0053】したがって、関5に示すように凹部11 は、基板表面側から基板の深部に向かうに従って末広が 側に放熱用の金メッキ7を形成するとともに、コンタク 20 りの形状(図5の場合に三角形状)となり、凹部11の 基板内部での表面積が拡大されて基板1との接触面積が 拡大されることとなる。

> 【0054】また上記クエン酸混合酸は、GaAs基板 1をエッチングするが、A1Asストッパ層15をエッ チングしないという材質選択性があるため、半導体基板 1に対するエッテングを停止させる位置にA!ASスト ッパ陽15を挿入しておくことにより、エッチングによ る凹部11の深さを設計することができる。

【0055】そして図5に示すように三角形状の凹部1 1に金メッキを充填して、ソース電便3と金メッキ7と を結合する。

【10056】本発明の実施形態3によれば、凹部11の 基板内部での表面積を拡大して基板」との接触面積を拡 大したものであり、図5に示すように凹部11の断面形 状を三角形に形成し、その内部に充填される放熱体12 をソース3・ドレイン4間の値下に拡張させているた め、放熱効率を実施形態1と比較して向上するさせるこ とができる。

【0057】実施影應1と同様な基板厚100gm、ゲ ート帽200mmのフリップチョブ構造のFETにおい て、その熱抵抗は100°C/Wとなり、従来例のFET に比べて、約60%の熱抵抗に低減することができると いう効果がある。

【9058】なお、実施形態では放熱体12として金メ ッキを用いたが、金メッキ以外の素材を用いてもよいも のである。

[0059]

【発明の効果】以上説明したように本発明によれば、半 導体基板に形成されたソース電極の臨所に基板内部に向 【0049】本発明の実施形態2によれば、凹部11の 59 けた凹部を形成し、凹部に放熱体を充填しているため、

(5)

特開2001-35974

8

放熱体が半導体基板の深部まで存在することとなり、ゲートの値下付近及びソース・ドレイン間に拡散する熱は 放熱体に確提され、放熱体を伝わって基板外部に放熱される。したがって基板内部に拡散する熱を放熱体に確提 して基板外部に効率よく放熱させることができる。

【0060】さらに凹部の菩板内部での表面積を拡大して菩板との接触面積を拡大させることにより、放然体による放系効率を向上させることができる。

【図面の簡単な説明】

【図1】本発明の実施影響1に係る半導体装置を示す断 10 面図である。

【図2】本発明の実施影響1に係る半導体装置の製造方法を製造工程順に示す断面図である。

【図3】本発明の真施形態における凹部の深さ(飲熱体を半導体基板に埋め込む深さ)と熱抵抗の関係を示す図である。

*【図4】本発明の実施形態2に係る半導体装置を示す断 回図である。

【図5】本発明の真施形態3に係る半導体装置を示す断 面図である。

【図6】従来例に係る半導体装置を示す断面図である。

【図?】 従来例に係る半導体装置を示す新面図である。

【図8】従来例に係る半導体装置を示す断面図である。 【符号の説明】

1 半導体基板

2 オーミック電極

3 ソース電極

4 ドレイン

5 7-1

7 金メッキ

11 凹部 12 放於体

[M2]

